Senkron Sıralı Devre Tasarımı

Bir senkron devre bir ” saat sinyali “devresininfarklı bölümlerininhareketlerini senkronize genellikle “yüksek ” olarak adlandırılan iki farklı devletler, “düşük ” arasında geçiş olan bir elektrik devresidir. Bu ayrı bileşenler, bağımsız olarak faaliyet gösterdiği bir asenkron devre , aksine bulunmaktadır . Bir senkron devrenin tasarımı gebe tamamlanması için çeşitli aşamalardan hareket eder. Sözel Şartname

Öncelikle , bir sözlü açıklama çözülmesi gerekensorunu özetleyen , yukarı çekilir ve nasıldevre bunu çözecektir. Bu, her bir durum , devrenin farklı bir saat süre olmak üzere bunların arasındaki geçişlere bağlı devrenin durumları sunan bir ” durum diyagramı , ” oluşturmak için kullanılır. Bu devletlerikili sıfır ve birlerin sistemi , ve belli bir ikili girişi alan her devletin tepkisi dayanmaktadır – . Fazla giriş veya çıkış ikili veri kendisi için beklemek olabilir
Devlet Tablosu

durum şeması sonra tümfarklı durumları, girişleri vedevre istihdam edecek çıkışlar göstererek büyük ölçüdeaynı bilgileri daha resmi bir tasviri , bir devlet tabloda , tercüme edilmiştir . Tablo “flip -flop “devre ihtiyaçlarınısayısını hesaplamak için kullanılır – . , Iki durumdan biri olabilir ve bu nedenle ikili veri depolamak için yapabiliyordevrenin bir bölümü olan bir flip – flop

Binary Devletleri Dönüşüm

tasarım sürecinde bu noktaya kadar ,devrenindevletler gibi ” Devlet 1 ” gibi uygun başvuru adları verilmiş ve olmuştur ” Devlet 2 . ” Bu kadar çizmek içintablo daha kolay hale getirir , ama sonunda bu devletler ikili kodlar haline dönüştürülmesi gerekir . Tüm devlet tablo bir ikili eşdeğer dönüşür . Genel olarak, bir devlet herhangi bir saat dönemdeflip-flop depolananverilere göre etiketli olacaktır .
Uyarma Masa ve mantık şeması

bir uyarım tablosu türü içinuyarma tabloları iledevlet masaya tanımlanangeçişleri eşler , çizilmişdevre kullanacağı kapak – flop . Uyarma tablo daha sonra saf birleşimsel devrelerde gerçeği tablolar için kullanılana benzer bir şekilde Karnaugh Maps kullanarak , girişler ve çıkışlar hem de basitleştirilmiş . Elde edilen tabloda, devresinin ana mantık diyagramı dönüştürülebilir bir biçimde ise.

Categories:

Bir cevap yazın